Docket No.: 67161-071 PATENT

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Customer Number: 20277

Masakazu OKADA

Confirmation Number:

Serial No.:

Group Art Unit:

Filed: August 27, 2003

Examiner: Unknown

For:

SEMICONDUCTOR DEVICE HAVING INDUCTOR

# CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2003-099209, filed April 2, 2003

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Stephen A. Becker

Registration No. 26,527

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 (202) 756-8000 SAB:tlb Facsimile: (202) 756-8087 **Date: August 27, 2003** 

67161-071 OKADA August 27, 2003

# 日本国特許Month, Will & Emery JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 4月 2日

出願番号

Application Number:

特願2003-099209

[ ST.10/C ]:

[JP2003-099209]

出 願 人 Applicant(s):

株式会社ルネサステクノロジ

2003年 6月10日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

542666JP01

【提出日】

平成15年 4月 2日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/04

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

岡田 昌和

【特許出願人】

【住所又は居所】 東京都千代田区丸の内二丁目4番1号

【氏名又は名称】

株式会社ルネサステクノロジ

【代理人】

【識別番号】

100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】

100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】

100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】

100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

# 【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

# 【特許請求の範囲】

【請求項1】 半導体基板上にインダクタを有する半導体装置であって、 前記半導体装置は、

前記半導体基板の上方に形成された層間絶縁膜と、

前記層間絶縁膜に形成された渦巻き状の溝と、

前記渦巻き状の溝に埋め込まれた配線層と、を有するユニットを備え、

前記インダクタは、前記半導体基板の主表面に対してほぼ垂直な方向において 、前記ユニットが積み重ねられた複数のユニットにより構成され、

前記複数のユニットに含まれる複数の配線層は、前記半導体基板の主表面に対して垂直な方向において、互いに重なるように配置されるとともに、ほぼ同一の幅を有している、半導体装置。

【請求項2】 前記渦巻き状の溝の幅は、該渦巻き状の溝が形成された前記 層間絶縁膜の膜厚よりも大きい、請求項1に記載の半導体装置。

【請求項3】 前記複数のユニットの前記半導体基板から最も離れた位置に存在する最上層ユニットに含まれる配線層には、前記インダクタから電流を取り出すことが可能な取出電極部が設けられており、

前記取出電極部は、前記層間絶縁膜の主表面に対して垂直な方向において、前記最上層ユニットの下側のユニットに含まれる配線層の最外縁よりもはみ出したはみ出し部分を有し、

前記はみ出し部分に接続するように、前記はみ出し部分の上側からプラグが形成された、請求項1に記載の半導体装置。

【請求項4】 請求項1に記載の半導体装置の製造方法であって、

前記半導体装置は、前記インダクタが形成される領域とは異なる領域であって、ロジック回路が形成されるロジック回路領域を備え、

前記ロジック回路領域においては、前記ロジック回路を構成するロジック回路 配線層が設けられており、

前記渦巻き状の溝を形成する工程は、前記ロジック回路配線層が埋め込まれる

ロジック回路配線層用溝を形成する工程の一部の工程とともに実行され、

前記ロジック回路用溝を形成する工程は、

前記層間絶縁膜に前記一部の工程を施すことにより、第1の溝部を形成する 工程と、

前記第1の溝部を形成する工程の後、前記第1の溝が形成された層間絶縁膜をエッチングすることにより、該第1の溝部の上側に該第1の溝部よりも幅が大きい第2の溝部を形成する工程とを含み、

該第2の溝部を形成する工程においては、前記渦巻き状の溝がマスクにより覆 われた状態で、前記第2の溝部のエッチングが行われる、半導体装置の製造方法

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体基板上にインダクタが設けられた半導体装置およびその製造方法に関するものである。

[0002]

【従来の技術】

従来より、半導体基板の主表面上に形成された複数の層間絶縁膜それぞれ内に 渦巻き状の配線層が形成され、複数の渦巻き状の配線層がインダクタとして機能 する半導体装置が知られている。

[0003]

【特許文献1】

特開2000-124403号公報

[0004]

【発明が解決しようとする課題】

上記従来のインダクタにおいては、複数の渦巻き状の配線層が、半導体基板の 主表面に対して垂直な方向において、互いに所定の間隔をおいて設けられている 。また、複数の配線層同士は、層間絶縁膜に形成された上下方向に延びるビアホ ールの内部に埋込まれたプラグにより接続されている。このプラグは、上下の配 線層間に複数設けられている。

## [0005]

しかしながら、複数のプラグそれぞれにおいては、半導体基板の主表面に対して垂直な方向にしか電流が流れない。つまり、複数のプラグは、インダクタとしては寄与しない部分である。

#### [0006]

したがって、従来のインダクタの構造では、半導体基板の主表面に平行な面に おけるインダクタの占有面積を大きくすることなく、または、渦巻き状の配線層 の積み重ね段数を多くすることなく、インダクタの抵抗値を低減することが困難 である。

#### [0007]

本発明は、上述のような問題に鑑みてなされたものであり、その目的は、インダクタの低抵抗化が図られた半導体装置およびその製造方法を提供することである。

# [0008]

# 【課題を解決するための手段】

本発明の半導体装置は、半導体基板上にインダクタを有する半導体装置である。また、その半導体装置は、半導体基板の上方に形成された層間絶縁膜と、層間 絶縁膜に形成された渦巻き状の溝と、渦巻き状の溝に埋め込まれた配線層と、を 有するユニットを備えている。

#### [0009]

また、インダクタは、半導体基板の主表面に対してほぼ垂直な方向において、 ユニットが積み重ねられた複数のユニットにより構成されている。また、複数の ユニットに含まれる複数の配線層は、半導体基板の主表面に対して垂直な方向に おいて、互いに重なるように配置されるとともに、ほぼ同一の幅を有している。

#### [0010]

上記の構成によれば、積み重ねられた複数の配線層によりインダクタが構成されるため、インダクタとして寄与しない部分をなくすことができる。その結果、インダクタの抵抗を低減することが可能になる。

# [0011]

【発明の実施の形態】

以下、図を用いて本発明の実施の形態のインダクタを説明する。

# [0012]

#### (実施の形態1)

まず、図1~図10を用いて実施の形態1のインダクタを有する半導体装置の 構造およびその製造方法を説明する。まず、図1~図4を用いてインダクタの構 造を説明する。

#### [0013]

本実施の形態のインダクタは、半導体基板の主表面に対して垂直な方向から見た場合には、図1に示すように、渦巻き状になっている。図1において、渦巻き状は、直線部および90°の折れ曲がり部を用いて構成されている。また、図1に示すII-II断面が図2に示されている。また、図1に示すII-III断面が図3に示されている。また、図1に示すIV-IV断面が図4に示されている。

#### [0014]

また、図2、図3および図4のそれぞれにおいては、インダクタそれぞれの層の部分に対応するロジック回路配線部の配線層の断面構造が示されている。なお、図2、図3および図4それぞれにおいては、インダクタは、図1に示す異なる断面のそれぞれが表わされているが、ロジック回路配線部は、所定の一断面のみが表わされている。

#### [0015]

図2から分かるように、半導体基板600の上側に形成された層間酸化膜1の中に、配線層用溝100が形成されている。この配線層用溝100の内側には、バリアメタル膜11が形成されている。バリアメタル膜11の表面に沿うようにシードCu層12が形成されている。シードCu層12により形成される凹部を埋込むように、Cuめっき層13が形成されている。バリアメタル膜11、シードCu層12およびCuめっき層13により配線層10が構成されている。

# [0016]

また、図2~図4から分かるように、層間酸化膜1の表面に沿うようにシリコン窒化膜2が形成されている。シリコン窒化膜2の上側には層間酸化膜3が形成されている。層間酸化膜3およびシリコン窒化膜2を貫通するように、配線層用 溝部200が形成されている。

# [0017]

配線層用溝部200の内側には、バリアメタル膜31が形成されている。バリアメタル膜31の表面に沿うようにシードCu層32が形成されている。シードCu層32により形成された凹部を埋込むようにCuめっき層33が形成されている。バリアメタル膜31、シードCu層32およびCuめっき層33により配線層30が構成されている。

# [0018]

また、層間酸化膜3の上側にはシリコン窒化膜4が形成されている。シリコン窒化膜4の上には層間酸化膜5が形成されている。層間酸化膜5およびシリコン窒化膜4を貫通するように配線層用溝300が形成されている。

# [0019]

また、配線層用溝300内にはバリアメタル膜51が形成されている。バリアメタル膜51の表面に沿うようにシードCu層52が形成されている。シードCu層52により形成された凹部を埋め込むようにCuめっき層53が形成されている。バリアメタル膜51、シードCu層52およびCuめっき層53により配線層50が構成されている。

# [0020]

また、層間酸化膜5の上側には、シリコン窒化膜6が形成されている。シリコン窒化膜6の上には層間酸化膜7が形成されている。層間酸化膜7およびシリコン窒化膜6を貫通するように配線層用溝400が形成されている。

#### [0021]

また、配線層用溝400の内側にはバリアメタル膜71が形成されている。バリアメタル膜71の表面に沿うようにシードCu層72が形成されている。シードCu層72により形成される凹部を埋め込むように、Cuめっき層73が形成されている。バリアメタル膜71、シードCu層72およびCuめっき層73に

より配線層70が構成されている。

#### [0022]

また、層間酸化膜7の上側には、シリコン窒化膜8が形成されている。シリコン窒化膜8の上側には層間酸化膜9が形成されている。層間酸化膜9およびシリコン窒化膜8を貫通するように配線層用溝500が形成されている。

#### [0023]

配線層用溝500の内側にはバリアメタル膜91が形成されている。バリアメタル膜91の表面に沿うようにシードCu層92が形成されている。シードCu層92により形成された凹部を埋め込むように、Cuめっき層93が形成されている。バリアメタル膜91、シードCu層92およびCuめっき層93により配線層90が構成されている。また、層間絶縁膜9の上側には、配線層90を覆うように層間絶縁膜3000が形成されている。

#### [0024]

また、図2から分かるように、配線層10は、半導体基板600の主表面に対して垂直な方向から見た場合に、配線層30に対して外側にはみ出している。また、図2~図4から分かるように、配線層30、配線層50、配線層70および配線層90は、同じ幅を有して上下方向に貫通している。

#### [0025]

また、図4に示すように、最上部の配線層90は、配線層30、配線層50、 配線層70よりも距離日だけ外側にはみ出しているはみ出し部分95を有してい る。このはみ出し部分95がインダクタの上部引出電極となる。また、インダク タの下部引出電極は配線層10である。

#### [0026]

上記のような半導体装置は、半導体基板600の上方に形成された層間酸化膜3,5,7,9を備えている。層間絶縁膜3,5,7,9ぞれぞれには、渦巻き状の溝200,300,400,500が形成されている。渦巻き状の溝200,300,400,500ぞれぞれには、配線層30,50,70,90が埋め込まれている。

#### [0027]

層間絶縁膜、配線層および渦巻き状の溝によりユニットが構成されている。またインダクタ1000は、半導体基板600の主表面に対してほぼ垂直な方向において、ユニットが積み重ねられた複数のユニットにより構成されている。

# [0028]

複数のユニットに含まれる配線層30,50,70,90同士は、半導体基板600の主表面に対して垂直な方向において、互いに重なるように配置されるとともに、ほぼ同一の幅を有している。

#### [0029]

上記のような本実施の形態の半導体装置によれば、インダクタ100を構成するすべての部分が、渦巻き状に形成されている。すなわち、従来技術のように、上下方向に貫通するビアホールの部分がなく、半導体基板の主表面と平行な全ての平断面において渦巻き状の配線層30,50,70,90として形成されている。したがって、インダクタの上下方向のすべての位置において渦電流を生じさせることができる。

# [0030]

その結果、インダクタ1000の低抵抗化を図ることができる。言い換えれば、上記の半導体装置は、複数層積み重ねられた配線層30,50,70,90によりインダクタ1000が構成されるため、インダクタとして寄与しない部分をなくすことができる。その結果、インダクタ1000抵抗を低減することが可能になる。

#### [0031]

また、渦巻き状の溝200,300,400,500それぞれの幅は、配線層30,50,70,90が属するユニットの層間絶縁膜3,5,7,9の膜厚よりも大きい。

#### [0032]

上記の構成によれば、渦巻き状の溝200,300,400,500それぞれに埋め込まれる配線層30,50,70,90の埋め込み不良の発生のおそれを低減することができる。

#### [0033]

複数のユニットの半導体基板600から最も離れた位置に存在する最上層ユニットに含まれる配線層90には、インダクタ1000から電流を取り出すことが可能な取出電極部が設けられている。また、取出電極部は、図4に示すように、層間絶縁膜9の主表面に対して垂直な方向において、最上層ユニットの下側のユニットに含まれる配線層30,50,70の最外縁よりもはみ出したはみ出し部分95を有している。最上層ユニットの上側には、層間絶縁膜3000が形成されている。また、はみ出し部分Hに接続するように、はみ出し部分95の上側から、層間絶縁膜3000を貫通するコンタクトプラグ900が形成されている。

# [0034]

上記の構成によれば、仮にコンタクトプラグ900が最上層ユニットの配線層 90のはみ出し部分95を貫通しても、最上層ユニットの下側のユニットに含ま れる配線層90が露出することが防止されている。したがって、最上層ユニット の下側のユニットに含まれる配線層70が酸化されることが防止されている。そ の結果、インダクタ1000の抵抗がコンタクトプラグ900の形成位置の誤差 に起因して増加することを防止することができる。

# [0035]

次に、図5~図10を用いてインダクタを有する半導体装置の製造方法を説明 する。

#### [0036]

まず、半導体基板600の上方において層間酸化膜(Si〇<sub>2</sub>)1を形成する。次に、層間酸化膜1の上にレジスト膜を設ける。このレジスト膜をマスクとして、層間酸化膜1をエッチングする。それにより、図5に示すように、層間酸化膜1に配線層用の溝100を形成する。このときにインダクタ形成部およびロジック回路配線部のそれぞれにおいて配線層用の溝100を形成する。

#### [0037]

次に、配線層用の溝100内に配線層10を形成する。その配線層100を形成する工程においては、まず、層間酸化膜1の表面に沿うようにバリアメタル膜11を形成する。次に、バリアメタル膜11の表面に沿うようにシードCu層7をスパッタリングする。

#### [0038]

その後、シードCu層7の上にCuめっき層8を形成する。次に、層間酸化膜1の表面が露出するまで、バリアメタル膜11、シードCu層7およびCuめっき層8をCMP (Chemical Mechanical Polishing) 法により研磨する。これにより、図6に示すような構造が得られる。

## [0039]

次に、配線層10および層間酸化膜1の表面を覆うようにシリコン窒化膜2を 形成する。シリコン窒化膜2の上に層間酸化膜3を形成する。層間酸化膜3の上 にレジスト膜を形成する。そのレジスト膜に所定のパターンを転写する写真製版 工程を行なう。それにより、レジスト膜に所定のパターンが形成される。その所 定のパターンを用いて層間酸化膜3を異方性エッチングする。それにより、図7 に示すように、層間酸化膜3に配線層用の溝200が形成される。

#### [0040]

次に、配線層用の溝200の表面およびシリコン窒化膜2の表面に沿うように 有機材料である埋込剤が塗布される。その後、埋込剤をエッチバックすることに より、配線層用の溝200の底面から所定の高さまでの位置に有機材料からなる プラグ150を形成する。それにより、図8に示す構造が得られる。

#### [0041]

次に、インダクタ1000が形成されているインダクタ形成部の層間酸化膜3 およびプラグ150の上にのみ図9に示すレジスト膜2000を形成する。つまり、ロジック回路領域の層間絶縁膜3の上にはレジスト膜2000は形成されない。そのレジスト膜2000をマスクとしてエッチングを行なう。このとき、図9に示すように、配線層用の溝200の上部には配線層用の溝200よりも幅が大きな配線層用の溝250が形成される。

#### [0042]

また、前述のエッチング工程において、図8に示すプラグ150は、シリコン 窒化膜2が膜減りしないように保護する保護材として機能する。プラグ150が 設けられていない場合には、シリコン窒化膜2が露出するため、シリコン窒化膜 2がエッチングされてしまう。その結果、シリコン窒化膜2の下側に位置するC u めっき層 8 が酸化されてしまう。したがって、プラグ 1 5 0 により C u めっき層 8 が酸化されることが防止されている。その後、プラグ 1 5 0 およびシリコン窒化膜 8 は除去される。

# [0043]

次に、渦巻き状の溝200、配線層用の溝200および配線層用の溝250が 形成された層間酸化膜3の表面に沿うようにバリアメタル膜31を形成する。次 に、バリアメタル膜31の上にシードCu層32をスパッタリングする。次に、 シードCu層32の上にCuめっき層33を形成する。

#### [0044]

その後、層間酸化膜3の上面が露出するまでバリアメタル膜31、シードCu層32およびCuめっき層8をCMP法により研磨することにより、図10に示すような構造を得る。前述のシリコン窒化膜2、層間酸化膜3および配線層30からなるユニットを形成する工程を順次繰返すことにより、図2~図4に示す構造のインダクタを製造することができる。

#### [0045]

前述の半導体装置は、インダクタ1000が形成される領域とは異なる領域であって、ロジック回路が形成されるロジック回路領域を備えている。ロジック回路領域においては、ロジック回路を構成する配線層10,30,50,70,90が設けられている。渦巻き状の溝200,300,400,500を形成する工程は、ロジック回路の配線層30,50,70,90が埋め込まれるロジック回路の配線層用の溝200,300,400,500を形成する工程の一部の工程とともに実行される。

#### [0046]

また、ロジック回路用溝30を形成する工程は、層間絶縁膜3に前述の一部の工程を施すことにより、第1の配線層用の溝200を形成する工程を含んでいる。また、ロジック回路用の溝200,250を形成する工程は、第1の配線層用の溝200を形成する工程の後、第1の配線層用の溝200が形成された層間絶縁膜3をエッチングすることにより、第1の配線層用の溝200の上側に第1の配線層用の溝200よりも幅が大きい第2の配線層用の溝250を形成する工程

を含んでいる。

#### [0047]

さらに、図9に示すように、第2の配線層用の溝250を形成する工程においては、インダクタ形成部の渦巻き状の溝200がマスクとしてのレジスト膜200により覆われた状態で、第2の配線層用の溝250のエッチングが行われる

## [0048]

上記の製法によれば、第2の配線層用の溝250を形成するときに、インダクタ部の渦巻き状の溝200がエッチングされないため、渦巻き状の溝200の幅を維持することができる。

## [0049]

#### (実施の形態2)

次に、図11~図20を用いて実施の形態2のインダクタを有する半導体装置の構造およびその製造方法を説明する。まず、図11~図14を用いてインダクタを有する半導体装置の構造を説明する。図11~図14に示すように、本実施の形態のインダクタを有する半導体装置の構造は、実施の形態1の図1~図4を用いて示したインダクタを有する半導体装置とほぼ同様の構造である。実施の形態1の半導体装置において付されている符号と同じ符号が付されている本実施の形態の半導体装置の各部分は、実施の形態1の該当部分と同じ機能を果たす部分である。

#### [0050]

ただし、本実施の形態の半導体装置は、インダクタ1000が形成されている部分の配線層30,50,70,90が形成されている溝200,250それぞれの断面が、下部分の溝200と上部分の溝250とからなり、下部分の溝200個と上部分の溝250の幅とが異なっている。この点が、実施の形態1の半導体装置の構造と異なる。それ以外においては、実施の形態1のインダクタを有する半導体装置の構造と実施の形態2のインダクタを有する半導体装置の構造とは全く同じである。

#### [0051]

また、図15~図20に示す半導体装置の製造方法においても、図5~図10を用いて説明した実施の形態1の半導体装置の製造方法とほぼ同様の工程が行なわれる。実施の形態1の製造方法と本実施の形態の製造方法とが異なるのは、図17に示すように、インダクタ100が形成される領域の配線層用の溝200の幅が図7の配線層用の溝200の幅より小さいことである。また、図18に示す状態で、インダクタ形成部の渦巻き状の溝200の上側部分の層間絶縁膜3もエッチングされるように、渦巻き状の溝200の上に形成されるレジストに開口パターンが形成されている。

#### [0052]

したがって、図19に示すように、インダクタ100が形成される領域の配線 層用の溝200の上部には、配線層用の溝200よりも幅が大きな配線層用の溝 250が形成される。それ以外の製造工程においては、本実施の形態と実施の形態 態1とは全く同様の製造工程が行なわれる。

# [0053]

前述のような本実施の形態の半導体装置においても、実施の形態 1 の半導体装置により得られる効果と同様の効果を得ることができる。

## [0054]

なお、図1および図11に示す渦巻き状の配線層は、図21に示すような曲線 状の渦巻き状であってもよい。このようにすることにより、さらに滑らかに渦電 流が生じることにより、インダクタの抵抗の低抵抗化を図ることができる。

# [0055]

また、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

#### [0056]

#### 【発明の効果】

本発明によれば、低抵抗化が図られたインダクタを有する半導体装置および製造方法を提供することができる。

#### 【図面の簡単な説明】

- 【図1】 実施の形態1の半導体装置のインダクタを上側から見たときの模式図である。
  - 【図2】 実施の形態1のインダクタを有する半導体装置の断面図である。
  - 【図3】 実施の形態1のインダクタを有する半導体装置の断面図である。
  - 【図4】 実施の形態1のインダクタを有する半導体装置の断面図である。
- 【図5】 実施の形態1のインダクタを有する半導体装置の製造方法を説明するための図である。
- 【図6】 実施の形態1のインダクタを有する半導体装置の製造方法を説明するための図である。
- 【図7】 実施の形態1のインダクタを有する半導体装置の製造方法を説明するための図である。
- 【図8】 実施の形態1のインダクタを有する半導体装置の製造方法を説明するための図である。
- 【図9】 実施の形態1のインダクタを有する半導体装置の製造方法を説明 するための図である。
- 【図10】 実施の形態1のインダクタを有する半導体装置の製造方法を説明するための図である。
- 【図11】 実施の形態2の半導体装置のインダクタを上側から見たときの模式図である。
  - 【図12】 実施の形態2のインダクタを有する半導体装置の断面図である
    - 【図13】 実施の形態2のインダクタを有する半導体装置の断面図である
    - 【図14】 実施の形態2のインダクタを有する半導体装置の断面図である
- 【図15】 実施の形態2のインダクタを有する半導体装置の製造方法を説明するための図である。
  - 【図16】 実施の形態2のインダクタを有する半導体装置の製造方法を説

明するための図である。

- 【図17】 実施の形態2のインダクタを有する半導体装置の製造方法を説明するための図である。
- 【図18】 実施の形態2のインダクタを有する半導体装置の製造方法を説明するための図である。
- 【図19】 実施の形態2のインダクタを有する半導体装置の製造方法を説明するための図である。
- 【図20】 実施の形態2のインダクタを有する半導体装置の製造方法を説明するための図である。
- 【図21】 他の例の半導体装置のインダクタを上側から見たときの模式図である。


# 【符号の説明】

1,3,5,7,9 層間酸化膜、2,4,6,8 シリコン窒化膜、10,30,50,70,90 配線層、11,31,51,71,91 バリアメタル膜、12,32,52,72,92 シードCu層、13,33,53,73,93 Cuめっき層。


【書類名】

図面.


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】



[図20]



【図21】



【書類名】

要約書

【要約】

【課題】 低抵抗化が図られたインダクタを有する半導体装置およびその製造方法を提供する。

【解決手段】 層間絶縁膜3,5,7,9およびシリコン窒化膜2,4,6,8 それぞれを上下方向に貫通するように溝200,300,400,500が形成されており、その溝200,300,400,500内には配線層30,50,70,90が形成されている。配線層30,50,70,90同士は、同一の幅を有し、上下方向において互いに重なるように設けられている。したがって、インダクタ1000の上下方向におけるすべての部分が渦電流を発生するための部分として寄与する。

【選択図】

図 2

# 出願人履歴情報

識別番号

(503121103)

1. 変更年月日 2

2003年 4月 1日

[変更理由] 新規登録

住 所 東京都千代田区丸の内二丁目4番1号

氏 名 株式会社ルネサステクノロジ